DEUTSCHLAND

® BUNDESREPUBLIK ® Patentschrift n DE 2828855 C2

6) Int. Cl. 3; G11 C7/00



DEUTSCHES PATENTAMT

- (2) Aktenzeichen: Anmeldetag:
- (4) Offenlegungstag: A Veröffentlichungstag:

P 28 28 855,3-53

30. 6.78 3, 1.80 18, 11, 82

Eisenführ, Speiser & Partner

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden ENCLOSURE

(73) Parentinhaber:

Siemens AG, 1000 Berlin und 8000 München, DE

@ Erfinder:

Schrenk, Hartmut, Dipl.-Phys. Dr.rer.nat., 8013 Haer, DE


S Entgegenhaltungen:

DE-OS 27 43 422 1EEE Transactions on Electron Dovices, Vol. ED-24, Nr. 5, Mai 1977, S. 584 bis 586, S. 506 bis 510; Siemens-Forschungs- und Entwicklungs- berichte, Bend 4 (1975), Nr. 4, S. 213 bis 219;

Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfehren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)

Nummer: 28 28 85 5 Int. Cl.³: G11 C 7/00 Veröffentlichungstag: 18. November 1982

FIG 1



Patentansprüche:

 Wortweise elektrisch umprogrammierbarer, inchtfüchtiger speicher mit matrisförnig angeordneten Speicherzellen, da du rei geken n - S zeich n et, da die Ansteuerschaltung für Löschen und Schreiben mit für jede Speicherzelle variabler. Lösch- bzw. Schreibduuer arbeitet, deren Ende durch die Kontrolle des Erreichens eines vorgegeben en Lösch- bzw. Schreibzustandes einer oder in mehrerer Speicherzelle naus der zu löschenden bzw. zu schreibenden Speicherzelle restlegbar ist.

2. Verfahren zum Löschen eines Speichers nach Anspruch 1, dadurch gekennzeichnet, daß die an den Speicherzeilen anliegenden Löschspannungen in seine zeitliche Folge von Einzelimpulsen aufgeteilt sind und in den Impulspausen jeweils ein Kontrolle-

sevorgang durchgeführt wird.

3. Verfahren zum Löschen eines Speichers nach Anspruch 1, a. durch gekennzeichnet, daß die an den Speicherzellen anliegenden Löschspannungen zeitlich kontinuierlich sind und das Kontrollesen

gleichzeitig erfolgt.

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, adß aks Krierium für die bendete 25 Löschung einer Speicherzeile darin besteht, daß alle Speicherzeilen, an denen kontrollegiesten wird, eine Schwellenspannung von Ur aufweisen, wobei [Ur] kleiner oder gleich [Ura] ist, wenn Ura, einen vorgegebenen Schwellenwert der verwendeten 30 Speicherzeiler Wedeute.

5. Verfahren zum Schreiben in einem Speicher nach Anspruch 1, dadurch gekennziehnet, daß die an den Speicherzellen anliegenden Schreibspannungen (Programmierspannungen) in eine zeitliche 35 Folge von Einzelimpulsen aufgeteilt sind und in den impulspausen jeweils ein Kontrollesevorgang

durchgeführt wird.

6. Verfahren zum Schreiben in einem Speicher nach Anspruch 5. dadurch gekennzeichnet, daß das 40 Kriterium für das beendete Schreiben einer Speicherzeile darin besteht, daß alle Speicherzellen, an denen kontrollgelesen wird, eine Schweißpan-

nung von II-fl oder gleich [I/od aufweiten.
7. Verfahren nach einem der Ansprüche 2 bis 6. 45
dadurch gekennzeichnet, daß während der Löschdadurch das heinable eines Kontrollesevorgang bet
einer Gatespannung Uoz der gelösche Zustand
durch das Abniken des Aboeituwertes der Drainspannung [I/o] und während der Schreibchauer 29.
Gatespannung Uoz der programmierte Zustand
durch das Ansteigen der Drainspannung [I/o]
angezeigt wird.

8. Verfahren nach einem der Ansprüche 2 bis 7, ss dadurch gekennzeichnet, daß diejenigen Drain-Ausgangssignale, die das Ende einer Schreib- oder Löschdauer einer Speicherzeile anzeigen, zum Abschalten der an der zugehörigen Speicherzeile angliegenden Schreib- bzw. Löschspannung verwen- 60

det werden.

 Speicher nach Anspruch I, dadurch gekennzeichnet, daß zum Aufbätt der einzelnen Speicherzelle elektrisch umprogrammierbare Floating-Gateoder MNOS-Feldeffekttransistoren verwendet sind. 5. 10. Speicher nach Anspruch I und 9. dadurch

 Speicher nach Anspruch I und 9, dadurch gekennzeichnet, daß die Gateleitungen der zum Aufbau von Speicherzellen verwendeten Feldeffekttransistoren wortweise und die zugehörigen Drainleitungen bitweise geführt werden.

11. Speicher nach mindsetene einem der Ansprüche 1, 3 und 10 daufurd gekenneteinet, daß ein Spannungsteller vorgesehen ist, aus dem die Gatespannungsteller vorgesehen ist, aus dem die Gatespannungswerte (Uos und Uos) zum Kontrolliesen beim Prezyammeierun und Löschen bezügigt werden, sowie die Gatespannung für das Ausliese, des Speichers (Log) einnommen sind, sod als test [Uos] kleiner als [Uos] und zugleich [Uos] kleiner als [Uos] und zugleich [Uos] kleiner als [Uos]

Die Erfindung betrifft einen wortweise elektrisch umprogrammierbaren, nichtflüchtigen Speicher mit matrixförmig angeordneten Speicherzellen.

Aus »IEEE Transactions on Electron Devices«, Vol. ED-24. Nr. 5, Mai 1977, Seiten 606 bis 610 ist eine Floating-Gate-Speicherzelle zur Herstellung von nichtflüchtigen, elektrisch umprogrammierbaren Speichern bekannt. Bei diesen Feldeffektransistoren ist ein allseitig isoliertes floatendes Speichergate und ein steuerbares Steuergate vertikal über der Kanalstrecke angeordnet, wobei das Steuergrie die gesamte Kanalstrecke überdeckt, während das floatende Gate nur einen Teil davon überlagert. Die sogenannte Splitgate-Struktur vermeidet Fehler beim Auslesen gelöschter Speicherzellen mit Depletioncharakter. Das Laden des floatenden Speichergates erfolgt mittels Kanalinjektion. Dazu werden Elektronen in einem kurzen Kanal beschleunigt und mittels eines zusätzlichen elektrischen Querfeldes zum Speichergate befördert. Das Entladen oder Löschen des floatenden Gates erfolgt durch ein Rücktunneln der Elektronen bei einer hohen angelegten elektrischen Spannung zwischen dem Steuergate und einem Diffusionsgebiet.

In der deutschen Patentammeldung P. 17.4 14.226 wird ein wortweise Dischbere, nichtflichtiger Speicher in Floating-Gate-Technik vorgeschlägen. Sowohl das Laden als auch das Entsden der floatenden Gates erfolgt mittels eines direkten Übergangs von Elektroen zwischen Boatendem Gate und Substrat, wollen hohes elektrisches Feld geeigneter Polarität zwischen dem floatenden Gate und dem Substrat angelegt wird.

Als Beispiel für einen Haftstellenspeicher ist aus Siemens Forschungs- und Entwicklungsberichen, Springer-Verlag, Band 4 (1973) Nr. 4 Seiten 213 bis 219 eine MNOS-Speicherreitel zur Herstellung von nichtfüchtigen Speichern bekannt. Eine Ladungspeicherung erfolgt hierbei durch ein dektrisches Umladen von Haftstellen an der Grenzfläche zwischen einer Nitrid-Entladen der Haftstellen erfolgt mittels Elektronenbergrängen durch Tunneln bei großen elektruschen Feldstärken.

Aus IEEE Transaction on Electron Devices, Vol. ED-24, Nr. 5, Mai 1977. Setten 584 bis 586 of Speicherzellen bekannt, die in ähnlicher Weiter wie MNOS-Transistoren arbeiten, bei denen jedoch Geschichtenfolge metallische Gats-Elektrode, Nidrid, Oxyd durch Transistoren ersetzet wird, die Schichtenfolge Polysilicium, Oxintrid, Nidrid, Oxid auf weisen.

Bei allen bisher bekannten Speichern, die aus den angegebenen Speicherzellen aufgebaut sind, wird die Lösch- bzw. Programmierzeit über ein externes Zeitglied fest vorgegeben und eingestellt. Die Löschbzw. Programmierzeiten sind dabei so groß zu wählen. daß fertigungstechnisch bedingte Schwankungen der Lösch- und Programmiereigenschaften der einzelnen Zellen nicht nur innerhalb eines Chips, sondern auch hinsichtlich verschiedener Fertigungschargen berücksichtigt werden. Außerdem müssen auch die durch das Zeitglied selbst bedingten Toleranzschwankungen der Zeitdauer einbezogen werden. Hohe Programmier- und 10 Löschzeiten bergen die Gefahr von Nachbarwortstörungen und bedeuten oftmals auch eine Verschlechterung der Programmiereigenschaften, insbesondere bei Speicherzellen, bei denen der Schreibvorgang mittels Kanalinjektion erfolgt. Hohe Schreib-Löschzeiten ver- 15 ringern die Zahl der zulässigen Schreib-Löschzyklen. Ilm zu minimalen Schreib-Lösch-Zeiten zu gelangen und somit die Lebensdauer und die Qualität entsprechender Halbleiterspeicher heraufzusetzen, wäre es wünschenswert, Halbleiterspeicher so auszustatten, daß 20 sich ein externes Zeitglied erübrigt, und bei der Festsetzung der Schreib-Löschdauer nur die Schwankungen innerhalb ein- und desselben Chips Einfluß besitzen, während Schwankungen hinsichtlich verschiedener Halbleiterchargen außer Betracht bleiben. Damit 25 kann eine wesentliche Verringerung der Schreib-Löschzeiten erreicht werden, und die Qualität wie die Lebensdauer der betreffenden Speicher entsprechend heraufgesetzt werden.

Aufgabe der vorliegenden Erfindung ist es daher. 30 einen wortweise elektrisch umprogrammierbaren, nichtflüchtigen Speicher so auszustatten, daß sich e'n externes Zeitglied erübrigt und die effektiven Programmier- bzw. Schreibzeiten der Einzelzellen gegenüber Speichern mit externen Zeitgliedern herabgesetzt 35

Diese Aufgabe wird bei einem Speicher der eingangs genannen Art erinfungsgemäß däudren gledist, daß die Ansteuerschaltung (Br. Lüschen und Schreiben mit für jede Spei, herzelle variablet Jossch- bzw. Schreibdauer ⁴⁰ arbeitet, deren Ende durch die Kontrolle des Erreichens eines vorgegebenen Lüsch- bzw. Schreibzustandes einer oder mehrerer Speicherzellen aus der zu löschenden bzw. zu schreibenden Speicherzelle festsigbar ich.

Ausgestaltungen des vorstehend definierten Speichers sowie Verlahrensmaßnahm nzu diesem Betrieb sind in Unteransprüchen gekennzeichnet.

Der erfindungsgemälle Speicher hat gegenüber den bekannten Speichern den Vorteil, diß das außere Zeitglied eingespart wird, wodurch die Gesamtanord- sonn gam Betreile des Speichers einfacher und billiger wird. Die Toleranzschwankungen aller zu einem Zeitglied gehorenden Bauteile, dem bei der Bestimmung der Zeitkonstante Rechnung getragen werden muss, gehen nicht mehr in der Schreibe bzw. Lüchschaus 25 und gehen sich mehr in der Schreibe bzw. Lüchschaus 25 und ihr zu einer Vergrößerung der Schreib- und Lachedauer bei den der Schreib- und Lachedauer bei den der Vergrößerung der Schreib- und

Bei der Auslegung eines externen Zeitgliedes sind auch Tolernazzehwankungen hisskellich der Programsomier- bzw. Löckbæiten von Speicherchips aus verschiedenen Fertigungscharten zu beachten. Da in die Programmier- bzw. Löckbæiten des erfindungsgemäßen Speichers naximal die Schwankungen innerhalb eines Halbleiterchips eingehen, verringern sich auch 65 dehabli in vorelhalter Weise die Programmier- bzw. Löckbæiten des erfilis/ausgemäßen Speichers gegenüber herbömnlichen Speicher mit externen Zeitglied.

Eine Verringerung der Programmier- bzw. Lösebzeiten Speichers ist zum ersten für des Betreib eines solchen Speichers von Vorteil. Zum zweiten hat eines solchen Speichers von Vorteil. Zum zweiten hat eines solchen Speichers von Western Rockwirkungen auf die Lebendauer der Speicher. Es ist bekannt daß die Programmier- und Lösscheigenschaften eines Speichers ist mit zunehmender Zahl der Schreib-Lösschyelne verschlechtern. Bewirkt werfen diese Verschlechterungen z. B. durch die Oxydvergifungen, welche heiße Ladungstreiger bewirken Können, oder durch Ermüdungserscheinungen von Nörfedschlichen. Verkfürzte Umprogrammierzelen bedeutschlichen die generatien Lebendauer des erfindungsgemäßen und eine erhöhte Zahl von möglichen Stehre Jung und eine erhöhte Zahl von möglichen Stehre Jung und eine erhöhte Lebendauer des erfindungsgemäßen

Speichers. Durch Verringerung der Löschzeiten wird außerden bei Floating-Gate-Speichern die Gefahr eines Überlöschens, d. h. das Verschieben der Schwellspanungen zustark negativen Werten hin reduziert. Dadurch können wiederun mögliche Schwierigkeiten beim auschließenden Programmiervorgang mitte! Kanalinjektion verringert werden.

Schiedlich führt die Verringerung der UmprogramSchiedlich führt die Verringerung der Umprogrammen Speicher aus du zu einer gefingenen keinbarren stehen zu eine gefingen interacient der Pall st. Längere Umprogrammeint zeiten der Pall st. Längere Umprogrammeint zeiten der Pall st. Längere Umprogrammeint zeiten bewirken in einzelnen Zellen von Nachbarworten ehrnabt das umgewolte Einschreiben oder Löschen einer Information, was zu Fehlern beim Betrieb von Seechem führt.

Eine Verkürzung der Programmier- und Löschzeiten hat weiterhin den Vorteil einer kürzeren Strombelastung und damit einer geringeren Aufheizung des Halbleiterkristalls.

Dieser Vorteil ist für solche Schieber von besonderer Bedeutung, bei denen beim Programmieren der Löschen erhebliche Ströme fließen, wie z.B. beim Programmieren von Speicherzellen mittels Kanalinjek-

Eine Weiterbildung des erfindungsgemäßen Verfahrens besteht darin, daß die an den Speicherzellen anliegenden Löschspanungen in eine zeitliche Folge von Einzelimpulsen aufgeteilt sind und in den Impulspausen jeweils ein Kontroll-Lesevorgang durchgeführt 5 wird.

Bei Speicherzellen, die keinen vom Kanalbereich ektrisch isolieren Lüschbereich aufweisen, ist ein gleichzeitiges Löschen und Kontrollesen insofern nicht möglich, als z. B. bei n.-Kanal-Speicherzellen zur Löschen eine hohe positive Spannung am Source auf Masse liegen mußt, während zum Kontrollesen das Source auf Masse liegen mußt, in p.-Kanaltechnik gilt Entsprechendes mit vertunschnet vorrseichen der anliegenden Syamungen. Diese been Bedingungen mid glechzeitig nicht erfülligt. Ein Aufwilden der Lösse zum die Speicherzellen ist eine dem Kontrollesen während der Löschingulagungen. Für die genannte Art von Speicherzellen ist au. Aufteilen der Löschspannung in eine zeitliche Folge von Einzelingulen von besonderer Bedeutung.

Das schließt jedoch nicht aus, daß auch Zellen, die ber ein vom Kanalbersich elektrisch sollertes Löselhenster verfügen (siehe Patentanneldung 764 39872, auch mittels einer Polige von Löschimpulsen gelöschi werden können, wenn auch für solchen Zellen ein Cäschen mittels einer zeitlich konsten Lösekspannung möglich ist. Da durch impulsweisen Lösekspannung geringer ist, kann z. B.

die Anwendung von Löschimpulsen auch bei Zellen mit isoliertem Löschfenster von Vorteil sein.

Es ist vorteilhaft, daß das Kriterium für die beendete Löschung einer Speicherzeile darin besteht, daß alle Speicherzellen, an denen kontrollgelesen wird, eine 5 Schwellenspannung von Ur aufweisen, wobei | Url kleiner oder gleich | Ugl, wenn Ug, einen vorgegebenen Schwellenwert der verwendeten Speicherzellen bedeutet

Diese Bedingung läßt sich z. B. bei Speicherzellen in 10

n-Kanaltechnik wie folgt realisieren: Eine Speicherzelle ist im ungelöschten Zustand, falls an ihrem Steuergate nicht eine ausreichend hohe positive Spannung angelegt wird, gesperrt. Wird beispielsweise zum Source hin gelöscht, so liegt während der 15 Löschimpulse am Source eine hohe positive Spannung an, während das Steuergate auf Masse liegt. Am Drain ist durch eine geeignete Schaltung stets eine gewisse, nicht sehr hohe positive Spannung vorgegeben, die gerade so groß ist, daß sie zum Auslesen und zum 20 Kontrollesen der Zellen ausreicht. Zu Beginn des Löschvorganges, solange die Schwellenspannung | Url größer als der vorgegebene Schwellenwert | Ual ist. bleibt die zu löschende Zelle auch während der Löschimpulspausen gesperrt. Sinkt jedoch die Schwel- 25 lenspannung nach einigen Löschimpulsen soweit ab. daß sie den Wert | UGL | erreicht oder unterschreitet, so ist die Zelle in der nächstfolgenden Impulspause leitend. Da während der Impulspausen das Source der Zellen auf Masse liegt, das Drain andererseits stets mit einer 30 ewissen positiven Spannung beaufschlagt ist, die zum Lesen und Kontrollesen ausreicht, fließt durch die Zelle nunmehr ein Strom. Dieser Strom von einer oder mehreren Speicherzellen, an denen kontrollgelesen wird, kann wiederum als Signal zur Beendigung der 35 sind. Löschdauer eines angewählten Wortes benutzt werden. Die Speicherzellen werden also nur so lange gelöscht,

bis der Zustand »0« gerade mit einem einstellbaren Sicherheitsabstand erreicht ist. Bei bestimmten Zellen ist es auch vorteilhaft, daß die 40 an den Speicherzellen anliegenden Löschspannungen zeitlich kontinuierlich sind und das Kontrollesen

gleichzeitig erfolgt.

Ein kontinuierliches Löschen und gleichzeitiges Lesen ist bei Speicherzellen vom Floating-Gate-Typ durch- 45 führbar, die ein vom Kanalbereich elektrisch isoliertes Löschfenster besitzen, so daß die Source-Spannung auch während der gesamten Löschdauer 0 Volt betragen kann, während das isolierte Diffusionsgebiet im Löschfenster eine hohe positive Spannung aufweist. 50 Eine solche Zelle ist in der Patentanmeldung P 26 43 987.2 beschrieben.

Es ist auch vorteilhaft, daß die an den Speicherzellen anliegenden Schreibspannungen (Programmierspannungen) in eine zeitliche Folge von Einzelimpulsen 55 aufgeteilt sind, und in den Impulspausen jeweils ein

Kontrollesevorgang durchgeführt wird.

Das Aufteilen der Programmierdauer in Einzelimpulse hat insbesondere bei Zellen, die mit Kanalinjektion programmiert werden, den Vorteil, daß ein starkes 60 Aufheizen des Halbleiterchips durch die hohen Kanalströme dadurch verringert wird.

Ein Kontrollesen an einer zu programmierenden Zelle während der Impulspause hat für alle verwendeten Zellen weiterhin den Vorteil, daß die Programmierdauer 65 einer Zelle der tatsächlich benötigten Programmierzeit dieser Zelle angepaßt werden kann. Damit wird der Schwellenwert einer zu programmierenden Zelle nicht

wesentlich über einen oberen vorgegebenen Nennwert der Schwellenspannung hinaus verschoben. Daraus ergibt sich wiederum der Vorteil einer kürzeren Programmierzeit und folgedessen einer geringeren Schädigung der Halbleiterzellen, was wiederum zu einer erhöhten Lebensdauer und einer erhöhten Anzahl von Sehreib-Löschzyklen führt. Schädigungen an erfindungsgemäßen Speichern, die durch das Umprogrammieren zustande kommen, führten nicht, wie bei anderen Speichern, zu möglichen Totalausfällen, sondern vergrößern nur die Schreib-Löschzeiten kontinuierlich.

Eine Weiterbildung des erfindungsgemäßen Verfahrens besteht darin, daß das Kriterium für das beendete Schreiben einer Speicherzeile darin besteht, daß alle Speicherzellen, an denen kontrollgelesen wird, eine Schwellenspannung von |Url größer oder gleich |Ucs

aufweisen.

Eine Weiterbildung der Erfindung besteht darin, daß während der Löschdauer und innerhalb eines Kontrollesevorgangs bei einer Gatespannung UGL der gelöschte Zustand durch das Absinken des Absolutwertes der Drainspannung | UD| und während der Schreibdauer und innerhalb eines Kontrollesevorgangs bei einer Gatespannung Ugs der programmierte Zustand durch das Ansteigen der Drainspannung | UD angezeigt wird.

Es ist vorteilhalt, daß diejenigen Drain-Ausgangssignale, sie das Ende einer Schreib- oder Löschdauer einer Speicherzeile anzeigen, zum Abschalten der an der zugehörigen Speicherzeile anliegenden Schreibbzw. Löschspannung verwendet werden.

Es ist auch vorteilhaft, daß zum Aufbau der einzelnen Speicherzelle elektrisch umprogrammierbare Floating-Gate- oder MNOS-Feldeffekttransistoren verwendet

Es ist schaltungstechnisch vorteilhaft, daß die Gateleitungen der zum Aufbau von Speicherzellen verwendeten Feldeffekttransistoren wortweise und die zugehörigen Drainleitungen bitweise geführt werden. Es ist vorteilhaft, daß ein Spannungsteiler vorgesehen

ist, aus dem die Gate-Spannungen, die als vorgegebene Schwellenspannungswerte (UGs und UGL) zum Kontrollesen beim Programmieren und Löschen benötigt werden, sowie die Gate-Spannung für das Auslesen des Speichers (UGR) aus ein demselben Spannungsteiler entnommen werden, so daß stets | UGL | kleiner als | UGR

und zugleich | UGR | kleiner als | UGS | gilt. Diese Maßnahme garantiert in vorteilhafter Weise einen sicheren Mindestabstand zwischen der Gatespannung UGR beim Auslesen und der Schwellenspannung Ur(»1«) des programmierten Zustandes, wobei gilt $|U_T(*1\alpha)| > |U_{GR}|$ bzw. der Schwellenspannung Ur(x0x) des gelöschten Zustandes einer Speicherzelle, wobei gilt $|U_T(x)0x| < |U_{GR}|$. Es kann somit immer sicher ausgelesen werden. Toleranzbedingte unterschiedliche Schreib- und Löscheigenschaften der Speicherzelle innerhalb eines Speichers wirken sich nicht auf die Zuverlässigkeit beim Auslesen, sondern nur auf die Dauer des Schreib- bzw. Löschvorganges aus.

Weil der unprogrammierte und der programmierte Zustand mit dieser Maßnahme relativ zur Auslesespannung sehr genau festgelegt werden kann, läßt sich die Breite des elektrischen Fensters, d. h. der Potentialunterschied zwischen der Gatespannung beim Kontrollesen während des Schreibens Ugs und der Gatespannung beim Konrollesen während des Löschens UGL herabsetzen. Dadurch können in vorteilhafter Weise entweder die Spannungen während des Umprogrammierens

niedrig sein oder aber die Umprogrammierdauer ist besonders kurz. Weiterhin kann mit dieser Maßnahme das elektrische Fenster in einen vorgegebenen Schwellenspannungsbereich hineingelegt werden.

Nachfolgend wird die Erfindung anhand der Zeichnung und an Ausführungsbeispielen näher erläutert. Die Augustrungsbeispiele beziehen sich auf n. Kanaltechnik. Analoge Ausführungsbeispiele sind jedoch auch in p-Kanaltechnik möglich. Es zeigt

Fig. 1 ein Blockschaltbild eines erfindungsgemäßen 10 Speichers;

Fig. 2a bis 2g graphische Darstellungen von Lösch-Schreib-, Kontrollese-und Ausleseimpulsen;

Fig. 3 und 3a zwei Beispiele einer Auswertlogik für erfindungsgemäße Speicher; Fig. 4 Gateansteuerschaltung für erfindungsgemäße

Speicher und Source- und Drainansteuerung für Speicher mit Zellen, die mit Kanalinjektion geladen

Fig. 5 Source- und Drainansteuerschaltung für 20 erfindungsgemäße Speicher mit Speicherzellen, die mittels starker elektrischer Felder zwischen Speichergate und einen Diffusionsgebiet geladen werden

Fig. 1 stellt ein Blockschaltbild eines erfindungsgemäßen Speichers mit einer Speichermatrix 100 mit 25 m-Zeilen und n-Spalten dar. An die Speichermatrix 100 ist eine Source-Drain-Ansteuerung 200 angeschlossen. die die Sourcespannungen U_{S1} bis U_{Se} und die Drainspannungen Up bis Upp versorgt (angedeutet durch Pfeile zwischen der Speichermatrix 100 und 30 Source-Drain-Ansteuerung 200). Die Pfeilrichtung soll auf die Seite der Verbindungsleitungen hinweisen, von der aus die betreffende Spannung festgelegt wird. Die gegenläusige Pfeilrichtung für UD1 bis UDn besagt, daß die Drainspannungen entweder direkt über eine 35 Drainansteuerung oder indirekt bei elektrisch floatendem Drain auch über die Sourceansteuerung bestimmt sind. Die Drainspannungen Up; bis Upo der Speichermatrix 100 sind andererseits auch an eine Auswertlogik 400 angeschlossen (angedeutet durch Pfeile zwischen 40 der Speichermatrix 100 und der Auswertlogik 400). Die Eingänge De bis De der Auswertlogik 400 sowie der Source- und Drainansteuerung 200 sind miteinander elektrisch leitend verbunden. Diese elektrisch leitende Verbindung der Dateneingänge von Auswertlogik 400 45 und Source- und Drainansteuerung 200 wurde aus Gründen der besseren Übersicht nur für den Dateneingang der ersten Spalte D_{E1} in Fig.1 durch die strichpunktierte Linie 1000 angedeutet. Die Datenausgange DA 1 bis DAn dargestellt durch Pfeile, die aus der 50 Source-Drainansteuerung 200 herausführen, sind durch den Pegel der Drainspannungen UD1 bis UDe festgelegt. Die Gate-Spannungen der wortweise angesteuerten Gateleitungen der Speichermatrix 100 werden durch eine Gateansteuerung 500 mit geeigneten Potentialen 55 UG1 bis UGm versorgt. In die Gateansteuerung 500 werden die Auswahlleitungen eines Zeilendekoders Wi bis Wm geführt, so daß eine geeignete Wortauswahl getroffen werden kann. Die Steuerschaltung mit erforderlichen Impulse in die Source- und Drainansteuerung 200 und entsprechend über die Leitung 305 in die Gateansteuerung 500 ein. Leitungen 304 verbinden die Auswertlogik 400 mit der Steuerschaltung mit Impulsteil 300, wodurch die Auswertlogik 400 auf die Zeitdauer 65 der Impulsabgabe der Steuerschaltung mit Impulsteil

In Fig. 2 werden die Impulse für eine Ansteuerung

dargestellt, bei der das Löschen und Schreiben der Speicherzellen nicht, wie üblich, während einer vorgegebenen Zeitdauer, sondern innerhalb vorgegebener Schwellenspannungswerte, zwischen dem Schwellenspannungswert Ur (»0«) einer umprogrammierten Zelle und Ur(»1«) einer programmierten Zelle, erfolgt. Lösehimpulse nach Fig. 2a bewirken eine schrittweise absinkende Schwellenspannung 24, dargestellt in Fig. 2b, während der Löschimpulsdauer. Die Kontrolleseimpulse während des Löschens fallen in die Löschimpulspausen

Analoges gilt für den Schreibvorgang, wie aus Fig. 2d his 2f ersichtlich.

In Fig. 2a sind Source-Spannungsimpulse Us in Abhängigkeit von der Zeit i dargestellt. Rechteckimpulse 11, 12, 13 werden zum Zwecke des Löschens dem Source einer angewählten Zelle zugeführt. Die Dauer eines Löschimpulses ist mit TL bezeichnet. Die Zeitdauer von Beginn eines Löschimpulses bis zum Beginn des nächstfolgenden Löschimpulses beträgt T1. Die Dauer der Impulspause zwischen zwei aufeinanderfolgenden Löschimpulsen beträgt somit $T_1 - T_L$ In Fig. 2b wird die Änderung der Schwellenspannung einer angewählten Zelle während der Löschdauer dieser Zelle dargestellt, wobei das Löschen mittels Impulsen nach Fig. 2a erfolgt. Die Schwellenspannungskurve 20 einer anfangs ungelöschten Zelle weist zu Beginn des Löschvorganges einen hohen Schwellenspannungswert Ur(»1«) auf. Jeder Löschimpuls bewirkt ein Absinken des Schwellenspannungswertes der angewählten zu löschenden Zelle. So bewirkt z. B. der Impuls 11 aus Fig. 2a ein Absinken 21 der Schwellenspannung Un der Impuls 12 ein Absinken 22 und der Impuls 13 ein Absinken 23. Eine angewählte Zelle ist dann gelöscht, wenn ihr Schwellenspannungswert U7(»0«) unterhalb einer anliegenden Gatespannung Ucz beim Kontrollesen während des Löschvorganges liegt. Dieses Kriterium ist für den Endwert 24 der Schwellenspannung in der Kurve 20 erfüllt, Ur (»ū«) < UoL

Fig. 2c stellt die Drainspannungen einer angewäh!ten Speicherzelle während des Löschens dar, an der in den Löschimpulspausen, während einer Zeitdauer TKL kontrollgelesen wird. Die Drainspannung während der Dauer eines Löschimpulses TL kann je nach Aufbau und Typ der verwendeten Speicherzelle sehr unterschiedliche Werte annehmen. Diese Drainspannungen sind in Fig. 2c der Übersichtlichkeit halber nicht eingezeichnet. Während der Dauer eines Kontrollesevorganges in der Löschphase TKL liegen die Drainspannungswerte 26, 27, 28 einer angewählten Speicherzeile solange auf einem hohen Niveau, bis der Schwellenspannungswert der Zelle unter einen gewissen kritischen Wert abgesunken ist. Dieser kritische Wert ist aus Fig. 2b entnehmbar und beträgt UGL was der Gatespannung beim Kontrollesen während des Löschens an der zu löschenden Zelle entspricht. Unterschreitet die Schwellenspannung der zu löschenden Zelle diesen Wert UGL so sinkt spontan der Drainspannungswert 29 der zu löschenden Zelle stark ab, d.h. die Zelle wird leitend. Impulsteil 300 speist über die Leitung 302 die 80 Dieses spontane Absinken der Drainspannung einer oder mehrerer zu löschenden Zellen eines Speichers kann dazu benutzt werden, den Löschvorgang zu beenden.

In Fig. 2d sind Gatespannungsimpulse UG in Abhangigkeit von der Zeit t dargestellt. Rechteckimpulse 31. 32, 33 werden dem Gate einer angewählten Zelle zugeführt, um eine Information in diese Zelle einzuschreiben. Die Dauer eines Schreibimpulses beträgt 7s. Die Zeitdauer vom Beginn eines Schreibimpulses bis zum Beginn des nächstfolgenden Schreibimpulses beträgt T_{2} die Dauer der Impulspause zwischen zwei aufeinanderfolgenden Schreibimpulsen beträgt $T_{2} - T_{s}$

In Fig. 2e wird die Änderung der Schwellenspannung einer angewählten Zelle während der Schreibdauer dieser Zelle dargestellt, wobei das Schreiben mittels Impulsen nach Fig. 2d erfolgt, Die Schwellenspannungskurve 40 einer anfangs gelöschten Zelle weist zu Beginn des Schreibvorganges einen niedrigen Schwellenspannungswert 39, den Schwellenspannungswert Ur (>0«) einer unprogrammierten Zelle auf. Jeder Schreibimpuls bewirkt eine Erhöhung des Schwellenspannungswertes der einzuschreibenden Zelle. So bewirkt der Impuls 31 aus Fig. 2d einen Anstieg 41 der 15 Schwellenspannung Un der Impuls 32 einen Anstieg 42 und der Impuls 33 einen Anstieg 43. Der Schreibvorgang ist dann beendet, wenn der Schwellenspannungswert einer angewählten Zelle oberhalb einer gewissen, beim Kontrollesen anliegenden Gatespannung Ucs liegt. 20 Dieses Kriterium ist für den Endwert 44 der Schwellenspannung U_r , den Wert $U_r(*14)$, in der Kurve 40 erfüllt, UT(»1«)> UGS

Fig. 2f stellt die Drainspannung UD während des Schreibvorganges einer angewählten Speicherzelle dar. 25 bei der in den Schreibimpulspausen während einer Zeitdauer TKS kontrollgelesen wird. Wie in Fig. 2c ist auch in Fig. 2f nur die Drainspannung während der Dauer des Kontrollvorgangs in der Schreibphase TKS nicht aber während der Dauer der Schreibimpulse Ts 30 eingezeichnet. Die Drainspannungswerte 46, 47, 48 einer angewählten Speicherzelle liegen während des Schreibvorganges solange auf einem niedrigen Niveau, d.h. die angewählte Zelle ist durchgeschaltet, bis der Schwellenspannungswert der Zelle über einen gewissen 35 kritischen Wert angestiegen ist. Dieser kritische Wert ist aus Fig. 2e entnehmbar und beträgt Ucs. was der Gatespannung beim Kontrollesen während des Schreibens an der angewählten Zelle entspricht. Überschreitet die Schwellenspannung der angewählten Zelle diesen 40 Wert UGS, so steigt spontan der Drainspannungswert 49 der angewählten Zelle stark an. d. h. die Zelle führt keinen Strom mehr. Dieses spontane Ansteigen der Drainspannung einer angewählten Zelle eines Speichers kann dazu benutzt werden, den Schreibvorgang zu 45

Fig 28 stellt die Gatespannung U₀ in Abhängigkeit von der Zeit e tiener angewählten Speicherzeile, während des Auslesevorgangs dar. Die Rechteckimpulses 51,52 weisen jeweils das gleiche Potentialniveau, und 50 zwar die Gate-Auslesespannung U₀ea auf. Diese liegt zwischen der Schwellenspannung U₁(vol.) einer mit einer sil eingeschriebenen Speicherzeile und der Schwellenspannung U₁(vol.) einer mit einer solch eingeschriebenen Speicherzeile und der Schwellenspannung U₁(vol.) einer mit einer solch eingeschriebenen Speicherzeile. In Fig 4 wird u. a. 32 wischen der Ausleh aus aurschlend scharer Abstand zwischen der Ausleh und zu stellt einer der Schwellenspannung U₁(vol.) einer gulfebatenen Zeile einer der Speicherzeile schaltungsm

k

üß 0000 der Schwellenspannung U₁(vol.) einer gulfebaten Speicherzeile schaltungsm

k

üß 0000 der Schwellenspannung U₁(vol.) einer gulfebaten Speicherzeile schaltungsm

k

üß 0000 der Schwellenspannung U₁(vol.) einer gulfebaten wer- 60 den kann.

beenden.

In Fig.2 ist das Einschreiben und Löschen von Informationen in angewählte Zeilen mittelt dargestellten Schreib- bzw. Läschimpulsen verwirklicht. Bei speziell ausgestalteten Speicherzellen, wie sie in der Patentammeidung 72 64 3972. beschrieben sind, bei denen der Ladungsübergung bei einem Floating-Gate-Speicher außerhalb des Kanalbereichs in einem os schreitet.

Die Symbole T₂ bzw. T₂ an verschiedenen Anschlüssen der Fig. 3. 4 und 3 deuten an, daß wahrend der Schreibimguladuer bzw. whherend der Lüschimpulspause an diesem Anschlüß eine hinreichend hohe positive 55 Spannung, d. 16, eine 14 ein enstjerechenden Schaltsymbol anliegt Ansloges gilt für T₂ bzw. T₂ für die Duser Schreibimgulapausen. Die Worter Schreiben, Lüschen, Läschen, Schreibende dauten die Abgabe eines Spannungsignals zum Zeitpunkt des Abgabe eines Spannungsignals zum Zeitpunkt des Lösche hotz. Werhribendes an

Fig. 3 stellt zwei Beispiele einer Auswertlogik 400 für erfindungsgemäße Speicher dar. Bei dem logischen Schaltbild 410 aus Fig. 3 werden alle bitweise geschalteten Drainleitungen I bis n aus der Speichermatrix 100 herausgeleitet. Die bitweise geschalteten Drainleitungen I bis n werden einerseits über ie einen Inverter α1 bis α, auf ein UND-Glied β geführt und andererseits über je ein ODER-Glied yt bis ya auf ein UND-Glied & geleitet. Zusätzlich sind die Dateneingänge D_{E1} bis D_{En} über je einen Inverter η_1 bis η_n auf die entsprechenden ODER-Glieder yt bis yn gelegt. Aus Gründen der Übersichtlichkeit sind nur die 1. die 2. und die n-te Drainleitung mit zugehörigen Schaltsymbolen dargestellt. Es ist dafür gesorgt, daß das UND-Glied B nur während der Dauer der Kontrollesevorgänge in der Löschpause, d. h. während der Zeit TKL freigegeben ist, was z.B. durch einen weiteren Anschluß 420 am UND-Glied & erfolgen kann, der während uer Dauer des Kontrollesens beim Löschen jeweils eine positive Spannung führt und somit eine »I« ans UND-Glied β legt, während er zu den übrigen Zeiten keine Spannung führt und somit eine »0« an das UND-Glied B legt. Ein Anschluß 430 sorgt analog dafür, daß das UND-Glied & nur während der Dauer Tre der Kontrollesevorgänge in der Schreibphase freigegeben ist. An den Anschluß 430 werden deshalb Spannungsimpulse angelegt, die während der Dauer TKS eine positive Spannung führen und somit eine »1« an das UND-Glied o legen, während sie in den zugehörigen Kontrollesepausen eine »0« an das UND-Glied & legen und es somit während dieser Zeit nicht freigeben. Während der Dauer TKL des Kontrollesens in der Löschphase liefert zunächst der Anschluß 420 eine »1« an das UND-Glied β. Während des Löschvorganges eines angewählten Wortes liefern jeweils diejenigen Speicherzellen ihren zugehörigen bitweise geschalteten Drainleitungen i(i = 1...n)dann eine »0«, wenn ihre Schwellenwerte nach Fig. 2b einen vorgegebenen unteren Spannungswert Um unterschritten haben. Nach Erreichen dieses Zustandes an allen Zellen des angewählten Wortes, liefern alle Drainleitungen 1 bis n somit eine »0«. Über die zugehörigen lnwerter α; òis α, liegt somit an jedem Eingang des UND-Gliedes \$ eine I an und es erscheint somit am Ausgang des UND-Gliedes β das Steuersignal Jöschende, das dann an die Steuerschaltung mit Impulsteil 300 aus Fig. 1 als Spannungsimpuls weitergegeben wird, wodurch wiederum eine weitere Impulsgabe der Steuerschaltung 300 an die Ansteuerung 200 unterbrochen wird. Der Löschvorgang ist damit für das 5

angewählte Wort beendet.

Beim Schreiben eines angewählten Wortes werden die 1 bis n bitweise geschalteten Drainleitungen über je ein ODER-Glied γι bis γ_n an ein gemeinsames UND-Glied δ angeschlossen. Den ODER-Gliedern γ; 10 (i = 1 bis n) wird außer der zugehörigen Drainleitung i (i = 1 bis n) ebenfalls der zugehörige Dateneingang De (i = 1 bis n) über jeweils einen weiteren Inverter η , (i = 1 bis n) zugeführt. Wird die Zelle i mit einer Information versehen, so führt die i-te bitweise 15 geschaltete Drainleitung nach beendeter Aufladung der entsprechenden Zelle eine hinreichend große positive Drainspannung, d. h. eine »1« dem ODER-Glied y, zu. Der zweite Eingang des ODER-Gliedes y, wird hingegen mit einer »0« beschickt, da der zugehörige 20 Dateneint ang De eine »1« aufweist, die durch den zwischengeschalteten Inverter n, in eine »0« umgewandelt wird, die dann den zweiten Eingang des ODER-Gliedes y, erreicht. Der Ausgang des ODER-Gliedes y, gibt somit an das UND-Glied o eine »1« ab. 25 Eine zweite Speicherzelle, in welche eine »0« eingeschrieben wird, gibt über seine bitweise geschaltete Drainleitung j an das zugehörige ODER-Glied y, stets eine Information »0« ab, da die Drainspannung dieser Zelle nicht ansteigt. Der entsprechende Dateneingang 30 DE führt eine »0« an den Inverter η, der wiederum eine »1« an den zweiten Eingang des ODER-Gliedes y, liefert. Der Ausgang des ODER-Gliedes y, gibt somit ebenfalls eine »1« an das UND-Glied o ab. Alle Zellen des angewählten Wortes, in die eine »O« eingeschrieben 35 wird, liefern somit von Beginn des Schreibvorganges an eine »1« an den zugehörigen Eingang des UND-Gliedes ô. Alle übrigen Speicherzellen des angewählten Wortes, in welche eine »1« eingeschrieben wird, liefern dann eine »1« an den Eingang des UND-Gliedes &, wenn der 40 Einschreibvorgang in der entsprechenden Zelle beendet ist. Ein weiterer Anschluß 430 am Eingang des UND-Gliedes δ liefert während der Dauer jedes Kontrollesevorganges in der Schreibphase, d. h. während Tree eine »1« an den Eingang des UND-Gliedes d. 45 Damit wird sichergestellt, daß nur in den Schreibimpulspausen kontrollgelesen wird. Nach Beendigung des Schreibvorganges der langsamsten angewählten Speicherzelle, in welche eine Information eingeschrieben wird, weisen alle Eingänge des UND-Gliedes & eine 50 »1« auf. Das Schreibende wird somit durch eine »1« als Ausgangssignal des UND-Gliedes & angezeigt. Dieses Ausgangssignal wird aus der Auswertlogik 400 über eine Leitung 304 in die Steuerschaltung mit Impulsteil 300 geleitet (vgl. Fig. 1) und bewirkt dort eine 55 Beendigung der Abgabe von Schreibimpulsen an die Gateansteuerung 500. Der Schreibvorgang ist damit heendet

Bei Integration in MOS-Technik werden anstelle der verwendet, wobei die davor geschaltete Logik sinnge-

Das logische Schaltbild 450 aus Fig. 3a ist eine vereinfachte Ausführung der mit dem logischen Schaltbild 410 dargestellte Auswertlogik. Hierbei wird 65 eine einzige Meßzelle 451 neben den übrigen Zeilen einer Speichermatrix auf einem Chip angebracht. Das Schreib- bzw. Löschverhalten dieser Meßzelle 451 wird

repräsentativ für das Schreib- bzw. Löschverhalten sämtlicher Zellen am Chip angesehen. Das Ende der Schreibdauer oder der Löschdauer der Meßzelle 451 signalisiert zugleich das Schreib- bzw. Löschende aller Zellen eines angewählten Wortes. Die Meßzelle 451 wird während eines Schreib- oder Lösch "organges mit den gleichen Schreib- bzw. Löschiftspulsen gespeist wie entsprechende Zellen eines angewählten Speicherwortes. In den Impulspausen wird jedoch nur an der . Meßzelle 451 kontrollgelesen. Dazu wird die Drainleitung 452 aus der Meßzelle 451 herausgeführt und einerseits über einen inverter a an den Anschluß 453 eines UND-Gliedes & geleitet, und andererseits an einen Anschluß 455 eines UND-Gliedes & geleitet. Das UND-Glied & enthält außerdem einen Anschluß 454, der in den Löschimpulspausen während der Kontrollesedauer TKL eine »1« dem UND-Glied ß zuführt, während er in der übrigen Zeit dem UND-Glied β eine »0« zuführt. Das UND-Glied & enthält analog einen Anschluß 456, der diesem während der Dauer des Kontrollesens in den Schreibimpulspausen eine »1« zuführt, zu allen übrigen Zeiten hingegen eine »0« zuführt. Werden der Meßzelle 451 Löschimpulse zugeführt, so sinkt deren Schwellwert laufend ab. Unterhalb eines gewissen Grenzwertes wird die Meßzelle 451 leitend, d. h. beim Kontrollesen gibt die Drainleitung 452 eine »0« an den Inverter a ab, und dieser wiederum eine »1« an den Anschluß 453 des UND-Gliedes \$ ab. Da der Anschluß 454 während der Kontrollesedauer TKL während der Löschimpulspausen ebenfalls eine »1« führt, gibt das UND-Glied β als Ausgangssignal ebenfalls eine »l« ab, wodurch das Löschende signalisiert wird. Leitet man in diesem Fall den Ausgang des UND-Gliedes & über die Leitung 304 in die Steuerschaltung mit Impulsteil 300 (vgl. Fig. 1), so kann damit die Impulsgabe der Steuerschaltung 300 an die Ansteuerung 200 abgeschaltet werden. Das Löschende der Meßzelle 451 bewirkt somit das Löschende der angewählten Speicherzellen. Wird andererseits die Meßzelle 451 gleichzeitig mit angewählten Zellen der Speichermatrix mit Schreibimpulsen beschickt, so steigt die Schwellspannung der McBzelle 451 an (vgl. Fig. 2e). Überschreitet die Schwellenspannung einen gewissen vorgegebenen Wert, so steigt die Drainspan- ung in den Impulspausen stark an. Die Drainleitung 452 legt somit an den Anschluß 455 des UND-Gliedes & eine »1«. Während der Leseimpulsdauer Tes in den Schreibimpulspausen liegt andererseits auch an dem Anschluß 456 des UND-Gliedes & eine »1« an. Der Ausgang des UND-Gliedes & gibt somit eine »1« über die Leitung 304 an die Steuerschaltung mit Impulsteil 300 (vgl. Fig. 1) ab, wodurch eine weitere Abgabe von Schreibimpulsen der Steuerschaltung mit Impulsteil 300 an die Gateansteuerung 500 abgeschaltet wird. Die Schreibdauer aller angewählten Zellen der Speichermatrix 100 ist somit gleichzeitig mit der Schreibdauer der Meßzelle 451 beendet. Die Verwendung einer einzigen Meßzelle ist jedoch nur dann sinnvoll, wenn die toleranzbedingten Schwankungen der Lösch- und Programmiereigen-UND-Glieder \$ bzw. \$ mit Vorteil auch NOR-Glieder 60 schaften aller Speichertransistoren innerhalb eines Speichers hinreichend gering sind.

Anstelle einer einzigen Meßzelle läßt sich auch eine

Spalte von Speicherzellen mit einer bitweise geschalteten Drainleitung verwenden. Jedes angewählte Wort einer Speichermatrix verfügt dann über eine gesonderte Meßzelle, die jeweils analog der Schaltung der Meßzelle 451 das Schreib- und Löschende aller Zellen eines

angewählten Wortes signalisiert.

In Fig. 4 ist eine Gate-, Drain- und Sourceansteuerung für eine Speichermatrix 100 dargettellt, die aus Floating-Gate-Speicherzellen mit Splitgate-Struktur 101 aufgebaut ist. Die Speicherzeilen werden, wie eingangs beschrieben, mittels Kanalinjektion geladen, 5 während das Etcladen des floatenden Gates einer Speicherzelle bei einer angelegten hohen elektrischen Spannung zwischen dem Steuergate und einem Diffusionsgebiet mittels rücktunnelnder Elektroden aus dem floatenden Gate in das Diffusionsgebiet erfolgt. Die 10 dargestellte Gateansteuerung 500 ist so eingerichtet, daß die Dauer eines Kontrollesevorgangs in der Löschimpulspause TKL gerade die gesamte Impulspause zwischen zwei aufeinanderfolgenden Löschimpulsen ausfüllt, d. h. daß TKL gleich ist der Differenz Ti - TL 15 (vgl. Fig. 2a und 2c). Entsprechendes gilt für die Dauer eines Kontrollesevorgangs in den Schreibphasen Tas in bezug auf die zugehörigen Schreibimpulspausen. Diese Wahl der Kontrollesedauer beim Schreibvorgang wie beim Löschvorgang ist durchaus nicht zwingend. Es 20 muß lediglich sichergestellt sein, daß das Kontrollesen jeweils ir.nerhalb der Schreib- bzw. Löschimpulspausen erfolgt, d. h.

$T_{KL} \le T_1 - T_L \text{bzw}$. $T_{KS} \le T_2 - T_S$

In Fig. 4 wurden aus Gründen der Übersichtlichkeit die Gateansteuerung der 1. der Aten und der meten Zeile sowie die Source- und Drainansteuerung der 1. der Aten und der meten Spalte eingezeichnet. Die Ansteuerung der übrigen Zeilen und Spalten erfolgt 30

analog.

Transistor 500, mittels des Inverters 500,g geoffinet virid, so daß die Gatespannung Uo,a and en Spannungsteier Speintermartx 100 wird mittels einer Auswahllogik 500, entweder über den Transistor 500, and die Spannung des Punktes 15 gelegt oder mittels des 15 Inverters 5000, beber den Transistor 500, an die Spannung steiler 550 angeschlossen. Die Auswahllogik 500, septemper speinter 500 leigt auf von der Spannungsteiler 550 leigt seiler 500 angesteller 550 leigt während der Löschimpube. Ausgang an die Gates der Transistoren 500, septemper speinter 100 km der Impubayauen beim Löschen ist der Valkende in der Impubayauen beim Löschimpubayauen beim Löschimpuba

Im folgenden soll gezeigt werden, wie die Gate-Ansteuerung 500 alle möglichen Bedingungen für das Löschen, Schreiben, Kontrollesen und Auslesen ver- 50 wirklicht. Von einem Zeilendekoder ausgehende Auswahlleitungen W1 bis Wm ermöglichen es, jeweils ein Speicherwort anzuwählen. Im folgenden soll stets das Wort i als angewähltes Wort betrachtet werden. Alle übrigen Worte sollen nicht angewählt sein. Nichtange- 55 wählte Worte W_k (k = 1 bis m; $k \neq i$) führen über die Leitung 507, eine Null an das UND-Glied 502, Daher weist auch der Ausgang von 502k eine »0« auf. Das UND-Glied 504, weist infolge des Inverters 505, am Anschluß 508, keine »1« auf. Während des gesamten 60 Löschvorganges weist der Eingang 516 des ODER-Gliedes 514 eine »1« auf, weshalb auch der Ausgang des ODER-Gliedes 514 eine »1« an den Eingang 509k des UND-Gliedes 504k legt. Der Ausgang des UND-Gliedes 504k gibt somit eine »1« an das ODER-Glied 503k ab, 65 weshalb dessen Ausgang wiederum eine »I« abgibt. Damit wird über den Inverter 500k1 und den Transistor 500k1 der Spannungsteiler 550 abgeschaltet, während

aber den Transistor 500.7, die Cate-Spannung U_{GB} au die Spannung aber hunktes 155 angeschlossen ist Während der Dauer der Lüschimpnibe führt der Eingang 521 des NOR-Gliedes 522 eine sie α_{VB} ewehalb der Ausgang von 523 eine sole führt. Damit ist der Transistor 520 gespert und die Gate-Spannung der kent sie U_{GB} hat die Spannung des Punktes 515. Bei zu der vernachläsigtem Widerstand 510 gill: U_{GB} ab U_{GB} aus 25 Volt. In den Löschimpulspausen weiten hingegen beide Eingänge des NOR-Gliedes 525 eine 304, westabb sein Auugang eine sie abgibt. Der Transistor 520 ist damit durchgeschaltet und die Spannung U_{GB} ist, weit einen Wert von ungefähr o Volt auf.

Für ein angewähltes Wort i erhält die Leitung 507, über die Auswahlleitung Wieines zugehörigen Zeilendekoders eine »I«. Der Eingang 506, des UND-Gliedes 502, weist während der gesamten Löschphase sicherlich eine »0« auf, da der Ausgang des UND-Gliedes 511 während des gesamten Löschvorganges stets eine »0« liefert, da wiederum der Eingang 531 nur während der Schreibphase eine »I« und zu anderen Zeiten stets eine »0« liefert. Der Ausgang des UND-Gliedes 502, gibt somit an den Eingang des ODER-Gliedes 503, eine »0« 25 ab. Das UND-Glied 504, legt ebenfalls an den zweiten Eingang des ODER-Gliedes 503, eine »0«, da die »1 « am Eingang 507, durch den Inverter 505, in eine »0«, in eine »0« am Eingang 508, umgewandelt wird. Der Ausgang des ODER-Gliede: 503, gibt somit eine »0« ab, weshalb der Transistor 500,2 gesperrt wird, während der Transistor 500,, mittels des Inverters 500,3 geoffnet wird, so daß die Gatespannung UG, an den Spannungsteiler 550 angeschlossen ist. Am Ausgang 551 des Spannungsteilers 550 liegt während der Löschimpulse. da während der Löschimpulse der Transistor 567 durchgeschaltet ist, ungefähr eine Spannung von 0 Volt an, die somit auch als Gatespannung UG, anliegt. Während der Impulspausen beim Löschen ist der Transistor 567 gesperrt. Dic Transistoren 566 und 565 sind während der gesamten Löschdauer ohnehin gesperrt. Damit liegt am Ausgang 551 des Spannungsteilers in den Löschimpulspausen über den durchgeschalteten Transistor 564 die Spannung Ug; an, die zugleich auch die Gatespannung Ur, liefert. Mit dieser Spannung Impulspausen kontrollgelesen.

Während des Gesamtschreibvorganges führt der Eingang 507, für ein nicht angewähltes Wort stets eine »0«. Damii gibi auch das UND-Glied 502, eine »0« an einen Eingang des ODER-Gliedes 503, ab. Das UND-Glied 504, gibt hingegen eine »1« in den Schreibimpulspausen an den zweiten Eingang des ODER-Gliedes 503, ab. da der Eingang 508, des UND-Gliedes 504, durch d-n Inverter 505, stets eine »1« erbringt, und der Eingang 509, in den Schreibimpulspausen ebenfalls eine »1« bringt. In den Schreibimpulspausen gibt nämlich der Inverter 512 eine »1« an den Eingang 533 des UND-Gliedes 13 ab. An dem zweiten Eingang 532 des UND-Gliedes 513 liegt während des gesamten Schreibvorganges eine »1« an. Somit gibt das UND-Glied 513 eine »1« an den Eingang 517 des ODER-Gliedes 514 ab, was wiederum eine »1« am Ausgang des ODER-Gliedes 514 und damit eine »1« am Eingang 509k des UND-Gliedes 504k bewirkt. Während der Schreibimpulse liegt hingegen am Eingang 509, des UND-Gliedes 504, eine »0« an, so daß beide Eingänge des ODER-Gliedes 503; eine »0« aufweisen und somit auch der Ausgang des ODER-Gliedes 503k während der Schreibimpulse eine »0« aufweisen. Damit sind während der Schreibimpulse die Gateleitungen nicht angewählter Worte wegen des Inverters 500k3 über den Transistor 500k1 mit dem Spannungsteiler 550 verbunden, während die Gateleitungen nicht angewählter Worte in den Schreibimpulsen über den Transistor 500k2 auf der Spannung des Punktes 515 liegen. In den Schreibimpulspausen ist der Transistor 520 durchgeschaltet, da das NOR-Glied 523 am Ausgang eine »I « liefert, weil seine beiden Eingänge 10 eine »0« aufweisen. Die Gatespannung UGz nicht angewählter Worte beträgt in den Impulspausen deshalb ungefähr gleich »0« V. Während der Schreibimpulse hingegen sind die Gates der nicht angewählten Worte infolge der »0« am Ausgang des ODER-Gliedes 15 503; und des Inverters 500; über den Transistor 500; mit dem Ausgang 551 des Spannungsteilers 550 verbunden. Am Ausgang 551 liegt während der gesamten Schreibphase über den durchgeschalteten Transistor 566 nur die relativ niedrige Spannung UGS an, 20 d. h. die Gatespannung beim Kontrollesen während des Schreibens. Die Transistoren 564, 565 und 567 des Spannungsteilers 550 sind während der gesamten Schreibphase gesperrt.

Bei einem angewählten Wort i wird die am Eingang 25 507, anliegende »1 « über den Inverter 505, in eine »0 « an den Anschluß 508, des UND-Gliedes 504, invertiert, so daß das UND-Glied 504, eine »0« an das ODER-Glied 503, abgibt. Über den Eingang 531 erhält das IJND-Glied 511 während der gesamten Schreibphase 30 eine »1«. Über den Eingang 530 erhält das UND-Glied 511 eine weitere »1« während der Dauer der Schreibimpulse und eine »0« während der Schreibimpulspausen. Damit gibt das UND-Glied 511 während der Dauer der Schreibimpulse eine »1 « und während der 35 Dauer der Schreibimpulspausen eine »0« an den Eingang 506, des UND-Gliedes 502, ab. Nachdem der Eingang 507, des UND-Gliedes 502, als angewähltes Wort stets eine »1« hat, gibt somit das UND-Glied 502, während der Dauer der Schreibimpulse eine »1« und 40 während der Dauer der Schreibimpulspausen eine »0« an den Eingang des ODER-Gliedes 503, ab. Der zweite Eingang dieses ODER-Gliedes weist, wie gezeigt wurde, während der Schreibdauer stets eine »0« auf. Während der Dauer der Schreibimpulse liegt somit am Ausgang 45 des ODER-Gliedes 503, eine »1« an, weshalb die Gatespannung UG, über den Transistor 500,3 am Punkt 515 anliegt. Da während der Schreibimpulsdauer der Eingang 522 des NOR-Gliedes 523 eine »1 « führt, weist sein Ausgang eine »0« auf, weshalb der Transistor 520 50 gesperrt ist. Am Punkte 515 liegt somit eine Spannung von ungefähr 25 V an, was der Gatespannung UG entspricht. Während der Schreibimpulspausen liegt hingegen das Gate eines angewählten Wortes iüber den durchgeschalteten Transisior 500,, Spannungsteiler 550 55 an, an dessen Ausgang 551 infolge des durchgeschalteten Transistors 566 die Spannung Uos die Gatespannung beim Kontrollesen während des Schreibens anliegt. Alle übrigen Transistoren, Transistoren 565, 564 und 567 sind während der Schreibimpulspausen 60 gesperrt.

Während des Auslesens eines angewählten Wörtes / führt der Anschluß 506/des UND-Gliedes 502/stets eine »0x, da die Eingänige 500 und 331 des UND-Gliedes 511 stets eine »0x aufweisen, weshalb auch der Ausgang des 65 UND-Gliedes 511 und somit der Eingang 506/ des UND-Gliedes 502/stets eine 30x aufweist.

Das UND-Glied 502; führt somit dem ODER-Glied

503, stets eine 30e zu. Durch den Inverter 500-rchitt der Eingang 308, des UND-Gliedes 304, stetst eine 40e. Eingang 308, des UND-Gliedes 304, stetst eine 40e. Stetst eine 30e. zuführt. Damit führt für die gesamte Auslessphase der Ausgang des ODER-Gliedes 303, stetst eine 304, d. h. der Transistor 500, jist stets gespert, während der Transistor 500, jist stets gespert, So 3 nied während der Auslessphase die Transistor Spannungsteller 550 liegt somit die Gate-Auslessespannung U₆₈an.

Im Falle eines nicht angewählten Wortes k liegt der Eingang 508k des UND-Gliedes 504k mfolge des Inverters 505, auf »1«, der zweite Anschluß 509, dieses UND-Gliedes führt ebenfalls eine »1«, da der Ausgang des ODER-Gliedes 514 infolge einer »1« 2,.. Eingang 518 ebenfalls eine »1« führt. Das ODER-Glied 503; weist somit für nicht angewählte Worte stets eine »1« am Ausgang auf, weshalb der Spannungsteiler 550 von der zugehörigen Gateleitung abgetrennt ist, während an die zugehörige Gateleitung über den Transistor 50012 die Spannung des Punktes 515 angelegt ist. Nachdem beide Eingänge 521 und 522 des NOR-Gliedes 523 je eine »0« führen, ergibt sich am Ausgang dieses NOR-Gliedes eine »1«. Der Transistor 520 ist somit durchgeschaltet. Die Spannung des Punktes 515 und damit auch die Spannung der nicht angewählten Gates beträgt somit ungefähr »0« V während der gesamten Auslesedauer.

Die Widerstände 571, 572, 573, 574 des Spannungsteilers 550 können entweder diffundierte Widerstände sein oder Feldesfekttransistoren vom Enhancementtyp im gesättigten oder ungesättigten Zustand, oder aber sie können Feldeffekttransistoren vom Depletiontyp sein. Der Anschluß des Widerstandes 571, der nicht mit dem Widers and 572 verbunden ist, ist geerdet. Der Anschluß des Widerstandes 574, der nicht mit dem Widerstand 573 verbunden ist, ist an eine Versorgungsspannung angeschlossen, welche größer ist als UoL die Gatespannung beim Kontrollesen während des Löschens. Die Spannungsdifferenz $U_{GS} - U_{GL}$ das sogenannte Schreib-Lesefenster, hängt in seiner Dimensionierung von der verwendeten Speichertechnologie ab. Bei den häufigst verwendeten Speichertypen beträgt das Schreib-Lesefenster etwa 1 V bis 6 V. Die Verwendung eines Spannungsteilers wie in Fig.4 dargestellt, garantiert sichere Abstände zwischen den verwendeten Kontrollesespannungen sowohl beim Schreiben als auch beim Löschen und der Auslesespannung, so daß eine unprogrammierte Zelle sicher von einer programmierter. Zelle unterschieden werden kann. Die relative Lage der Spannungen zueinander ist durch einen solchen Spannungsteiler sichergestellt. Toleranzbedingte unterschiedliche Schreib- und Löscheigenschaften der Speicherzellen innerhalb eines Speichers wirken sich nicht auf die Zuverlässigkeit beim Auslesen, sondern nur auf die Dauer des Schreib- bzw. Löschvorganges aus. Die Breite des elektrischen Fensters Uge - Ugt kann. dank des Spannungsteilers 550, relativ klein gehalten werden, da die Zustände »0« und »1« relativ zur Auslesespannung sehr genau festgelegt sind. Dadurch dürfen entweder die Spannungen während des Programmierens niedrig sein oder die Umprogrammierung läuft besonders schnell ab. Weiterhin kann durch Verwendung des Spannungsteilers 550 das elektrische

Fenster in einem bestimmten gewünschten Schwellenspannungsbereich der verwendeten Speicherzellen hineingeschoben werden.

In Fig. 4 ist außerdem die Source-Drain-Ansteuerung 200 dargestellt für eine Split-Gate-Speicherzelle, die mit Kanalinjektion aufgeladen und mittels eines starken elektrischen Potentials zwischen Steuergate 5 und einem Diffusionsgebiet entladen wird.

Die Drainansteuerung 220 wird für die i-te Spalte (i = 1 bis n) durch einen Transistor 210; und einen dazu parallelgeschalteten Transistor 209, gebildet. Der Transistor 210; ist stets durchgeschaltet und so dimensioniert, 10 daß durch ihn stets ein kleiner Strom fließt, der zum Lesen oder Kontrollesen ausreicht, der jedoch nicht zum Programmieren einer Zelle ausreicht. Ein UND-Glied 208; steuert mit seinem Ausgang 211; das Gate des Transistors 209; so daß der Transistor 209; Strom führt, 15 der den Programmierstrom für eine programmierende Zelle liefert, wenn sowohl ein Dateneingang in der i-ten Zeile (DE) erfolgt, d. h. der Eingang 213; somit eine »1« aufweist und ein Schreibimpuls erfolgt, d.h. Ts legt ebenfalls eine »1« an den Eingang 212. Die Drainspun- 20 nung der iten Spulte beträgt, wenn vom Widerstand des Transistors 209, abgesehen wird, Un = Up = 17 V. Bei allen anderen möglichen Speichervorgängen, z.B. in Transistor 209, keinen Strom, so daß kein Programmierstrom in den Drainleitungen der i-ten Spalte fließen

Die Source-Ansteuerung 250 für eine Split-Gate-Speicherzelle, die mit Kanalinjektion aufgeladen und 30 mittels eines starken elektrischen Feldes zwischen Steuergate und einem Diffusionsgebiet entladen wird, ist für alle Sourceleitungen gemeinsam. Sie besteht aus einem Widerstand 256, dessen einer Anschluß mit dem Drain eines Transistors 258 verbunden ist, während der 35 Sourceanschluß 261 des Transistors 238 auf Masse liegt und der freie Anschluß 255 des Widerstandes 256 ein Potential Uss = 25 bis 40 V aufweist. Das Gate des Transistors 258 wird über einen Inverter 259 während der Dauer der Löschimpulse Tt angesteuert. Der 40 Transistor 258 ist somit während der Dauer eines ieden Löschimpulses gesperrt. Am Punkte 257, an dem die Source-Spannung Us abgegriffen wird, ergibt sich bei gesperrtem Transistor 258 somit eine Spannung $U_S \approx U_{SS} = 25$ bis 40 V. Diese relativ hohe positive 45 Sourcespannung wird auch nur während der Löschimpulse für das in Fig. 4 gewählte Beispiel einer Speicherzelle benötigt. Bei der der Fig. 4 zugrunde gelegten Split-Gate-Speicherzelle wird während der Löschimpulse eine hohe positive Spannung am Source 50 angelegt, während das Steuergate z. Zt. eine Spannun von 0 V aufweist. Zu allen übrigen Zeiten außerhalb der Löschimpulse ist der Transistor 258 leitend, das Potential am Punkt 257, und zugleich die Source-Spannung Us berrägt Us ≈ 0 V

Fig. 5 stellt eine Source- und Drainansteuerung für einen erfindungsgemäßen Speicher dar, der aus Speicherzellen aufgebaut ist, die durch Anlegen von hohen elektrischen Feldern zwischen Steuergate und den. Die Gateansteuerung erfolgt analog der Gateansteuerung nach Fig. 4.

Die Drainspannungen U_{Di} (i = 1 bis n) werden über ständig durchgeschaltete Transistoren 270, mit einer Versorgungsspannung Vpp verbunden.

Da in dem betrachteten Ausführungsbeispiel zwischen Kanalbereich und Gate über den Sourceanschluß gelöscht und programmiert wird, ist die Sourceansteue-

rung entsprechend aufwendig. Beim Löschvorgang ist $T_S = 0$, we shalb be ider Sourceansteuerung der I-ten Spalte der Eingang 286, des UND-Gliedes 285, eine »0« aufweist. Das UND-Glied 285, weist somit am Ausgang und gleichzeitig am Eingang 284, des NOR-Gliedes 281. eine »0« auf. Der zweite Eingang 283; weist während der Dauer der Löschimpulse eine »1« und sonst eine »0« auf. Damit liegt während der Dauer der Löschimpulse T. am Ausgang 282; des NOR-Gliedes 281; eine »0« an. weshalb der Transistor 271, während der Dauer der Löschimpulse gesperrt ist, während dieser in den Löschimpulspausen durchgeschaltet ist. Während der Löschimpulsdauer T_S liegt somit die Spannung des Punktes 290 über den Widerstand 277, an den Sourceleitungen als Source-Spannung Us an. Da Ts = 0 gi¹r, ist der Transistor 272 gesperrt und da zugleich $T_L = 0$ gilt, ist auch der Transistor 273 gesperrt. Am Punkt 290 liegt somit die Spannung $U_p = 20$ bis 40 V an. Während der Löschimpulspausen liegt hingegen, infolge des durchgeschalteten Transistors 271, eine Spannung Us von ungefähr gleich 0 V an.

Beim Schreibvorgang wird zunächst der Zustand während der Dauer von Schreibimpulsen für eine Spalte den Schreibimpulspausen, während der gesamten

i mit einer Zeile eines angewählten Wortes betrachtet.
Löschdauer und während der Auslesedauer, führt der 25 in die eine Information eingeschrieben werden soll, d. h. i mit einer Zelle eines angewählten Wortes betrachtet,

Öber den Inverter 289, erhält der Eingang 287, des UND-Gliedes 285, eine »0«. Der Ausgang 284, des UND-Gliedes 285, gibt deshalb eine »0« an einen Eingang des NOR-Gliedes 281, ab. Der zweite Eingang 283, führt ebenfalls eine »0«, da T_L = 0 gilt. Der Ausgang 282, des NOR-Gliedes 281, führt somit eine »1« und schaltet den Transistor 271, während der Dauer der Schreibimpulse Ts durch. Die Sourcespannungen Uss in deren Spalte eine Zelle eingeschrieben werden soll, betragen somit $U_{5r} = 0 \text{ V}$.

Auch während der Dauer der Schreibimpulspausen ist der Transistor 271, durchgeschaltet, da in diesem Falle lediglich beide Eingänge des UND-Glindes 285, eine »0« aufweisen, wodurch das Ausgangssignal von 285, nicht geandert wird. Es gilt deshalb auch Us, = 0 V.

Bei einer Spalte k, bei der in die angewählte Zelle keine Information eingeschrieben werden soll, gilt Det = 0. Wegen des Inverters 289, liegt am Eingang 287, somit stets eine »1« an. Am zweiten Eingang 286, des UND-Gliedes 285, liegt jeweils während der Dauer eines Schreibimpulses ebenfalls eine »1« an. Während der übrigen Zeiten liegt dort eine »0« an. Deshalb liegt auch während der Dauer der Schreibimpulse am Eingang 284, des ODER-Gliedes 281, stets eine »1« und sonst eine »0« an. Da während der gesamten Schreibphase TL = 0 ist, führt der zweite Eingang 283, des ODER-Gliedes 281, während der Schreibphase stets 55 eine »0«. In der Schreibphase gibt somit der Ausgang 282, des NOR-Gliedes 281, während der Schreibimpulspausen eine »1« ab, d.h. der Transistor 271, ist durchgeschaltet und das heißt wiederum die Sourcespannung Use = 0 V. Während der Dauer der Schreibeinem Diffusionsgebiet aufgeladen und entladen wer. 60 impulse gibt hingegen das NOR-Glied 281, eine »0« am Ausgang 282, ab, weshalb der Transistor 271, gesperrt ist. Die Sourcespannung Ust ist in diesem Fall über den Widerstand 277, auf dem Potential des Punktes 290. Während der Dauer der Schreibimpulse, d.h. Ts # 0 ist der Transistor 272 durchgeschaltet, während der Transistor 273 infolge des zwischengeschalteten NOR-Gliedes 276 gesperrt ist. Die Spannung des Punktes 290 beträgt, da die Widerstände 274 und 275

gleich groß sind, $U_p/2$; mit $U_p \approx 20 \text{ V}$ bis 40 V. Damit beträgt auch die Source-Spannung Use für eine Spalte K mit einer angewählten Zelle, in die keine Information eingesehrieben werden soll, während der Dauer der Schreibimpulse Usk ≈ Up/2, wenn der Spannungsabfall 5 am Widerstand 277, vernachlässigt wird.

Während der Dauer eines Auslesevorganges sind die Dateneingänge 0, deshalb liegt über die Inverter 289; (i = 1 bis n) eine »1 « am Eingang 287; und wegen $T_S = 0$ eine »0« am Eingang 286; des UND-Gliedes 285; an, weshalb der Ausgang dieses UND-Gliedes 285, eine »0« an den Eingang 284, legt. Da gleichzeitig auch nicht gelöscht wird, liegt am zweiten Eingang 283; des NOR-Gliedes 281, ebenfalls eine »0« an, weshalb der Ausgang 282, des NOR-Gliedes 281, eine »I« auf das 15 Gate des Transistors 271, legt. Der Transistor 271, ist somit durchgeschaltet. Die Source-Spannung beträgt somit während der Auslesephase Us = 0 V.

Die bitweise geführten Drainleitungen liegen über die durchgeschalteten Transistoren 270; (i = 1 bis n) alle 20

stets auf dem gleichen Potential Vpp

Abschließend wird aufgezeigt, daß die in Fig. 4 und 5 beschriebenen Gate-, Source- und Drainansteuerungen für die jeweils verwendeten Fälle die entsprechenden Lösch- bzw. Schreib- bzw. Lesebedingungen liefern. 25 Gelöscht wird bei beiden Zellentypen nach Fig. 4 und Fig. 5 jeweils dadurch, daß am Source eine hohe positive und am Gate eine Spannung von 0 V angelegt wird. Während der Dauer der Löschimpulse liegt nach Fig. 4 Uss ≈ 25 bis 40 V als Spannung an den einzelnen 30 bitweise geschalteten Sourceleitungen an. Im Falle von Fig. 5 liegt an den bitweise geschalteten Sourceleitungen jeweils die Spannung U_{Si} ≈ U_P -- 20 V bis 40 V (i - 1 bis n) an. An der Gateleitung eines angewählten Wortes liegt während der Dauer der Löschimpulse eine 35 Spannung von $U_{Gi} \approx 0 \text{ V}$ an, während an den Gateleitungen der nicht angewählten Worte eine hohe positive Spannung von $U_{Gk} \approx 25 \text{ V}$ anliegt. Darnit wird während der Löschimpulse nur das angewählte Wort gelöscht, während die Nachbarworte nicht beeinflußt 40 werden. In den Löschimpulspausen liegen alle Sourceleitungen der Fig. 4 und 5 auf einer Spannung von ungefähr $U_{\rm S}\approx 0$ V. An der Gateleitung der angewählten Worte liegt eine relativ kleine positive Lesespannung Ucl an, die so klein ist, daß keine Information 45 eingeschrieben werden kann. Die Gateleitungen der nicht angewählten Worte liegen chenfalls auf einem Potential von ungefähr UGk = 0 V. Die angewählten Worte werden damit während der Dauer der Löschimpulse gelöscht und Nachbarwortstörungen sind sicher 50 ausgeschaltet.

Während der Dauer der Schreibimpulse liegt an der Gateleitung eines angewählten Wortes eine hohe positive Spannung, z.B. 25 V an, wahrend an den Gateleitungen der nicht angewählten Worte eine 55

Spannung von ungefähr 0 V anliegt

Bei Zellen der Fig. 4 fließt gleichzeitig in den Spalten, in denen einzuschreibende Zelle liegt, ein hoher Kanalstrom, der zu Programmierung der Zelle ausreicht, während in denjenigen Spalten, deren angewähl- 60 te Zelle keine Information erhalten soll, nur ein sehr geringer Kanalstrom fließt, der nur als Lesestrom verwendet werden kann, jedoch zum Aufladen einer Zeile nicht ausreicht. In die nicht angewählten Nachbarworte wird bei denjenigen Bits mit hohem 65 Kanalstrom nichts eingeschrieben, da gleichzeitig die Gatespannung an den nicht angewählten Worten UGk = 0 V beträgt. Während der Schreibimpulspausen

beträgt die Gatespannung nicht angewählter Worte ungefähr 0 V, während die Gatespannung eines angewählten Wortes eine geringe positive Kontrollese-spannung Ucs aufweist. Während der Schreibimpulspausen ist ebenfalls der hohe Kanalstrom ausgeschaltet. Es fließt lediglich ein sehr kleiner Kanalstrom, der zwar zum Lesen bzw. Kontrollesen ausreicht, jedoch nicht zum Einschreiben einer Information ausreicht. Wegen der gleichzeitig unterschiedlichen Gatespannungen eines angewählten Wortes gegenüber den Gatespannungen der nicht angewählten Worte wird auch tatsächlich nur an den Zellen des angewählten Wortes

gelesen. Die Zellen eines Speichers nach Fig. 5 werden durch Anlegen einer hohen Spannung zwischen dem Steuergate und einem Diffusionsgebiet, z.B. dem Source, aufgeladen. Während eines Schreibimpulses liegt an der Gateleitung eines angewählten Wortes eine hohe positive Spannung von ungefähr 25 V bis 40 V an, während an den Gateleitungen der nicht angewählten Worte eine sehr geringe positive Spannung liegt, die zum Einschreiben einer Information in die Zelle nicht ausreicht und z.B. der Kontrollesespannung beim Schreiben UGL entspricht. Gleichzeitig liegt in denjenigen Spalten, in denen eine Information in die angewählte Zelle eingetragen werden soll, eine Spannung von ungefähr 0 V am Source an. Alle übrigen Sourceleitungen, in denen keine einzuschreibende Zelle liegt, weisen gleichzeitig eine positive Spannung von 1/2 U_p auf. Die unterschiedlichen Gatespannungen zwischen angewählten Worten und nicht angewählten Worten stellen sicher, daß in der angewählten Zelle eine Information eingeschrieben wird, während in Nachbarzellen des gleichen Bits keine Information eingeschrieben wird. Bei Bits, in denen keine Information eingeschrieben werden soll, ist das Potentialgefälle zwischen dem Gate und dem Source gerade so bemessen, daß es zum Einschreiben einer Information nicht ausreicht, z.B. V2 Up beträgt. Dadurch wird sichergestellt, daß in allen Zellen eines Bits, deren Sourceleitungen mit 1/2 Up beaufschlagt ist, tatsächlich k ine Information eingeschrieben wird.

Während der Schreibimpulspausen liegt an den angewählten Gates die Kontrollesespannung beim Schreiben UGs an, die einer kleinen positiven Spannung entspricht. An allen Nachbargateleitungen liegt eine Spannung von ungefähr 0 V an. An allen Sourceleitungen liegt gleichzeitig eine Spannung von 0 V an und es fließt zwischen Source und Drain ein geringer Lesestrom. Damit ist sichergestellt, daß nur an den Zellen des angewählten Wortes kontrollgelesen wird.


Beim Auslesen liegt an dem Gate des angewählten Wortes die Auslesespannung UGR an. Die Spannung nicht angewählter Worte beträgt während des Ausle-


sens 0 V


Für Zellen, die mittels hoher elektrischer Felder zwischen Steuergate und einem Diffusionsgebiet, beispielsweise dem Source, aufgeladen und entladen werden, kann eine Sourceansteuerung, ähnlich wie in Fig. 5 dargeste"it, entwickelt werden, die gewährleistet, daß das Potentialgefälle zwischen Steuergate und Source von nicht angewählten Zelle nur ein Drittel des Potentialgefälles beträgt, das zum Einschreiben von angewählten Zellen zwischen Steuergate und Source angelegt wird. Eine solche Modifikation der in Fig.5 dargestellten Sourceansteuerung ließe sich durch eine geeignete Dimensionierung und Schaltung der Widerstände 274 und 275 aus Fig.5 erreichen. Zusätzlich müßten die Elemente 520 und 510 der Gateansteuerung abgeändert werden. Eine derartige Modifikation ließe sich aus Fig. 5 unter Anwendung der Ansteuerbedin-gungen, wie sie in der deutschen Anmeldung P 27 43 422.6 beschrieben sind, ableiten.

Le Filindungsgemäße Speicher sind für Abstimmspeicher in Fernsehgersten, für Nummernspeicher in Fernsprectivernitütungsanlagen sowie für Programmspeicher von Kleinrechnern anwendbar.

Hierzu 5 Blatt Zeichnungen








 Nummer:
 28 28 855

 Int. Cl.³:
 G 11 C 7/00


 Veröffentlichungstag:
 18. November 1992



Nummer: Int. Cl.³: 28 28 855 G 11 C 7/00

Veröffentlichungstag: 18, November 1982

FIG 5



230 246/422